Ampere Computing 公司首席产品官 Jeff Wittich 近日接受采访时表示，将于今年晚些时候推出AmpereOne-2，配备12 个内存通道，改进性能的A2 核心。
AmpereOne-2 的 DDR5 内存控制器数量将增加 33%，内存带宽将增加多达 50%。
此外该公司目前正在研究第三代芯片 AmpereOne-3 ，计划在 2025 年发布，拥有 256 个核心，采用台积电的 3nm（3N）工艺蚀刻。IT之家附上路线图如下：
AmpereOne-3 将采用改进后的 A2+ 核心，且每个核心采用双芯粒（Chiplets）设计，而每个小芯粒最高支持 128 个核心。
该网站预计 AmpereOne-3 将支持 PCI-Express 6.0 I / O 控制器，并进一步扩大 DDR5 内存控制器数量。
